ргр / РГР Арифметика
.docxМинистерство науки и высшего образования РФ
Федеральное государственное автономное образовательное учреждение высшего образования
«Омский государственный технический университет»
Кафедра «Информатика и вычислительная техника»
ОТЧЁТ ПО РАСЧЕТНО-ГРАФИЧЕСКОЙ РАБОТЕ
по дисциплине «Арифметические и логические основы вычислительной техники»
«Разработка арифметико-логического устройства, выполняющего умножение младшими разрядами вперед в обратном коде»
студента Никонова Руслана Вячеславовича ПИН-221
Пояснительная записка
Шифр работы От-2068998-43-ПИН-221-07 ПЗ
Направление 09.03.04
Доцент, к.т. Н Червенчук И. В.
Студент Никонов Р.В.
Омск 2023
Реализация операции умножения младшими разрядами вперед в обратном коде
1. Множимое число А загружается в сумматор SM, множитель B загружается в регистр RM2, регистр RM1 и сумматор порядков SP обнуляются.
2. Выполняется сдвиг множителя B в сторону больших разрядов разрядов до тех пор, пока не будет достигнута последняя значащая цифра множителя.
3. Анализируется младший разряд множителя RM2[0]:
Если RM2[0] = 1, то происходит сложение содержимого сумматора SM и множимого числа А, результат записывается в сумматор SM;
Если RM2[0] = 0, то производиться сдвиг в сторону старших разрядов.
4. Выполняется сдвиг содержимого сумматора SM в сторону старших разрядов.
5. Содержимое регистра RM1 сдвигается в сторону старших разрядов, при этом младший разряд регистра RM1 заполняется значением младшего разряда сумматора SM.
6. Множитель B сдвигается в сторону младших разрядов.
7. Шаги 3-6 повторяются до тех пор, пока не будет обработан последний значащий разряд множителя.
8. По окончании операции умножения результат находится в сумматоре SM.
Схемы Алгоритма
На рисунке 1 представлена начальная часть алгоритма, где производится инициализация каждого структурного элемента устройства
Рисунок 1- Часть схемы алгоритма умножения чисел, инициализация и проверка на ноль
На рисунке 2 показана часть алгоритма, отвечающая за работу с порядками. Поскольку мы умножаем два числа, мы должны сложить их порядки, однако при сложении может возникнуть переполнение порядков. Возможны два случая: переполнение со знаком «-», которое можно и нужно обрабатывать как машинный нуль, и переполнение со знаком «+», которое обрабатывается либо как фатальная ошибка, либо как машинная бесконечность (в зависимости от внутреннего представления числа в разрядной сетке вычислительного устройства).
Рисунок 2- Часть схемы алгоритма умножения чисел, работа с порядками
На рисунке 3 изображён сам алгоритм умножения младшими разрядами вперёд.
Рисунок 3 – Часть схемы алгоритма умножения чисел, умножение младшими разрядами вперёд
На рисунке 4 показана нормализация числа. Нормализация проводится в зависимости от значений первых двух разрядов сумматора.
Рисунок 4- Часть схемы алгоритма умножения чисел, нормализация
Рисунок 5 - Часть схемы алгоритма умножения чисел, вывод
Схема устройства
На рисунке 6 представлена схема устройства умножения младшими разрядами вперед в обратном коде.
Рисунок 6 — Структурная схема устройства умножения младшими разрядами вперёд в обратном коде
Используемые обозначения
В данной работе используются схемы алгоритмов в соответствии с ГОСТ 19.701-90 и структурные схемы операционных устройств в соответствии с ГОСТ 2.743-91.
В символах схем алгоритмов применяются следующие обозначения:
Таблица 1 — Обозначения, используемые в символах схем алгоритмов
Обозначение |
Значение |
SMM |
Сумматор мантисс |
SMP |
Сумматор порядков |
RM |
Регистр мантисс |
RP |
Регистр порядков |
⊕ |
Операция «Исключающее ИЛИ» |
:= |
Присвоение значения регистру, отдельному биту регистра или триггеру |
+= |
Сложение сумматора с регистром или неким заранее заданным значением |
-= |
Вычитание сумматора с регистром или неким заранее заданным значением |
++ |
Увеличение сумматора на 1 |
-- |
Уменьшение сумматора на 1 |
>>= n |
Сдвиг вправо на n бит |
<<= n |
Сдвиг влево на n бит |
= |
Сравнение с некоторым значением |
[n] |
Обращение к некоторому биту регистра или сумматора (индексация начинается с единицы) |
В структурных схемах не используются обозначения операций.
Пример выполнения операции
1) A B-?
mA=0,10111010 ; pA = 00010; RM1 = 0.10111010; RPA = 00010
mB=1,00111001; pB = 00001; RM2=1,00111001; RPB = 00001
SM = 0,00000000
SP=RPA-RPB = 00001 |
|
SM=0,00000000 RM2=0,10111010 SM = 0.10111010 |
RM1 = 1,00111001 |
>SM = 1.01110100 |
<RM1 = 1,10011100 |
>SM = 0.10111010 |
<RM1 = 1,11001110 |
>SM = 0.01011101 RM2 = 0,10111010 SM = 1.00010111 |
<RM1 = 1,11100111 |
>SM = 0.10001011 RM2 = 0,10111010 SM = 1.01000101 |
<RM1 = 1,11110011 |
>SM = 0.10001000 |
<RM1 = 1,11111001 |
>SM = 1.00010100 >SM = 0.00010100 RM2 = 0,10111010 |
<RM1 = 1,11111100 |
SM = 0.11001110 >SM = 0.01100111 |
<RM1 = 1,11111110 |
RM2 = 0,10111010 SM = 1.00100001 |
<RM1 = 1,11111111 |
Ответ: mC =1.00100001; pC = 00001
Список использованных источников
1. Потапов, В. И. Компьютерная арифметика и алгоритмическое моделирование арифметических операций [Электронный ресурс] : учеб. пособие для студентов по направлению 230100 "Информатика и вычислительная техника" / В. И. Потапов, О. П. Шафеева ; ОмГТУ. - Электрон. текстовые дан. (936 Кб). – Омск : Изд-во ОмГТУ, 2014. – 1 эл. опт. диск (CD-ROM).
2. Потапов, В. И. Компьютерная арифметика и алгоритмическое моделирование арифметических операций : учеб. пособие для вузов по направлению 230100 «Информатика и вычислительная техника» / В. И. Потапов, О. П. Шафеева. – Омск : Изд-во ОмГТУ, 2005. – 95 с.
3. Потапов, В. И. Основы компьютерной арифметики и логики : учеб. пособие для вузов по направлению 230100 «Информатика и вычислительная техника» / В. И. Потапов, О. П. Шафеева, И. В. Червенчук. – Омск : Изд-во ОмГТУ, 2004. – 172 с.
4. Червенчук И.В. метических устройств : метод. указания / Минобрнауки России, ОмГТУ ; [сост. И. В. Червенчук]. – Омск : Изд-во ОмГТУ, 2017. -33 c.